jueves, 15 de septiembre de 2011

FAMILIA DE MICROPROCESADORES

CMOS


Complementary metal-oxide-semiconductor o CMOS es una de las familias lógicas empleadas en la fabricación de circuitos integrados. Su principal característica consiste en la utilización conjunta de transistores de tipo pMOS y tipo nMOS configurados de tal forma que, en estado de reposo, el consumo de energía es únicamente el debido a las corrientes parásitas.
En la actualidad, la mayoría de los circuitos integrados que se fabrican utilizan la tecnología CMOS. Esto incluye microprocesadores, memorias, procesadores digitales de señales y muchos otros tipos de circuitos integrados digitales cuyo consumo es considerablemente bajo.

Ventajas

La familia lógica tiene una serie de ventajas que la hacen superior a otras en la fabricación de circuitos integrados digitales:
  • El bajo consumo de potencia estática, gracias a la alta impedancia de entrada de los transistores de tipo MOSFET y a que, en estado de reposo, un circuito CMOS sólo experimentará corrientes parásitas. Esto es debido a que en ninguno de los dos estados lógicos existe un camino directo entre la fuente de alimentación y el terminal de tierra, o lo que es lo mismo, uno de los dos transistores que forman el inversor CMOS básico se encuentra en la región de corte en estado estacionario.
  • Gracias a su carácter regenerativo, los circuitos CMOS son robustos frente a ruido o degradación de señal debido a la impedancia del metal de interconexión.
  • Los circuitos CMOS son sencillos de diseñar.
  • La tecnología de fabricación está muy desarrollada, y es posible conseguir densidades de integración muy altas a un precio mucho menor que otras tecnologías.

 Inconvenientes

Algunos de los inconvenientes son los siguientes:
  • Debido al carácter capacitivo de los transistores MOSFET, y al hecho de que estos son empleados por duplicado en parejas nMOS-pMOS, la velocidad de los circuitos CMOS es comparativamente menor que la de otras familias lógicas.
  • Son vulnerables a latch-up: Consiste en la existencia de un tiristor parásito en la estructura CMOS que entra en conducción cuando la salida supera la alimentación. Esto se produce con relativa facilidad debido a la componente inductiva de la red de alimentación de los circuitos integrados. El latch-up produce un camino de baja resistencia a la corriente de alimentación que acarrea la destrucción del dispositivo. Siguiendo las técnicas de diseño adecuadas este riesgo es prácticamente nulo. Generalmente es suficiente con espaciar contactos de sustrato y pozos de difusión con suficiente regularidad, para asegurarse de que está sólidamente conectado a masa o alimentación.
  • Según se va reduciendo el tamaño de los transistores, las corrientes parásitas empiezan a ser comparables a las corrientes dinámicas (debidas a la conmutación de los dispositivos).

TTL

transistor-transistor logic, es decir, "lógica transistor a transistor". Es una familia lógicao lo que es lo mismo, una tecnología de construcción de circuitos electrónicos digitales. En los componentes fabricados con tecnología TTL los elementos de entrada y salida del dispositivo son transistores bipolares.

Características
  • Su tensión de alimentación característica se halla comprendida entre los 4,75v y los 5,25V (como se ve un rango muy estrecho).
  • Los niveles lógicos vienen definidos por el rango de tensión comprendida entre 0,2V y 0,8V para el estado L (bajo) y los 2,4V y Vcc para el estado H (alto).
  • La velocidad de transmisión entre los estados lógicos es su mejor base, si bien esta característica le hace aumentar su consumo siendo su mayor enemigo. Motivo por el cual han aparecido diferentes versiones de TTL como FAST, LS, S, etc y últimamente los CMOS: HC, HCT y HCTLS. En algunos casos puede alcanzar poco más de los 250 MHz.
  • Las señales de salida TTL se degradan rápidamente si no se transmiten a través de circuitos adicionales de transmisión (no pueden viajar más de 2 m por cable sin graves pérdidas).
TTL trabaja normalmente con 5V

lunes, 5 de septiembre de 2011

COMPUERTAS LOGICAS

COMPUERTA LOGICA NOR

Una compuerta lógica NOR (No O) se puede implementar con la concatenación de una compuerta OR con una compuerta NOT, como se muestra en la siguiente figura.



Al igual que en el caso de la compuerta lógica OR, ésta se puede encontrar en versiones de 2, 3 o más entradas.
Las tablas de verdad de estos tipos de compuertas son las siguientes:





Como se puede ver la salida X sólo es "1", cuando todas las entradas son "0".


COMPUERTA LOGICA XOR

En la electrónica digital hay unas compuertas que no son comunes. Una de ellas es la compuerta XOR ó compuerta O exclusiva ó compuerta O excluyente.
El siguiente diagrama muestra eñ símbolo de una compuerta XOR (O exclusiva) de 2 entradas:


"Si podemos comprender el funcionamiento de esta compuerta luego sabremos a que se refiere un comparador digital."

 tabla de verdad de una compuerta XOR de 2 entradas:




 se representa con la siguiente función booleana

X = A.B + A.B

A diferencia de la compuerta OR, la compuerta XOR tiene una salida igual a "0" cuando sus entradas son iguales a 1.


La ecuación se puede escribir de dos maneras:


X = A.B + A.B ó

La siguiente figura muestra la tabla de verdad de una compuerta XOR de 3 entradas:






COMPUERTA lOGICA  NAND

Una compuerta NAND (NO Y)de dos entradas, se puede implementar con la concatenación de una compuerta AND o "Y" de dos entradas y una compuerta NOT o "No" o inversora.



Al igual que en el caso de la compuerta AND, ésta se puede encontrar en versiones de 2, 3 o más entradas.

TABLAS DE VERDAD



Como se puede ver la salida X sólo será "0" cuando todas las entradas sean "1".


Nota: Un caso interesante de este tipo de compuerta, al igual que la compuerta NOR o "NO O", es que en la primera y última línea de la tabla de verdad, la salida X es tiene un valor opuesto al valor de las entradas.


En otras palabras: Con una compuerta NANDse puede obtener el comportamiento de una compuerta NOTo "NO". Aunque la compuerta NANDparece ser la combinación de 2 compuertas (1 AND y 1 NOT), ésta es más común que la compuerta AND a la hora de hacer diseños.


En la realidad este tipo de compuertas no se construyen como si combináramos los dos tipos de compuertas antes mencionadas, si no que tienen un diseño independiente.



En el diagrama se muestra la implementación de una compuerta NOT con una compuerta NAND. En la tabla de verdad se ve que sólo se dan dos casos a la entrada:
cuando I = A = B = 0 ó cuando I = A = B = 1